


Carte processeur à base du **Micro-contrôleur 68332** (Cœur 68000) Référence: **EID210**



Notice technique

SOMMAIRE

1	Présentation	5
1.1	Fonctions principales	5
1.2	Ressources matérielles	6
1.3	Ressources logiciel	6
2	Installation et mise en service	6
3	Description matérielle	7
3.1	Le micro-contrôleur "Motorola 68332"	7
3.2	La flash EPROM	17
3.3	La mémoire RAM	17
3.4	L'EPLD de contrôle	17
3.5	L'EPLD gérant le port C	19
3.6	Le convertisseur analogique numérique	20
3.7	Le convertisseur numérique analogique	22
3.8	L'interface PC104 8 bits	23
3.9	Le port d'extension	24
3.10	L'alimentation	25
4	Configuration et "mapping" memoire	26
4.1	Configuration du 68332	26
4.2	Le mapping mémoire	27
5	Les schémas	28
5.1	Le schéma hiérarchique	28
5.2	Les alimentations et filtrages	29
5.3	L'interface pour Bus "PC104"	30
5.4	Les convertisseur Analogique -> Numérique et Numérique -> Analogiques	31
5.5	Les interfaces pour communications série	32
5.6	Le micro système	33
5.7	Les réseaux logiques programmables "EPLD"	34
5.8	Le port d'extension	35


1 PRESENTATION

1.1 Fonctions principales

La carte processeur EID 210 000 est un module d'étude d'un micro-système architecturé autour du micro-contrôleur 68332 (de la famille 68000, fabricant Motorola).

Elle dispose d'un certains nombre de périphériques permettant le pilotage, et l'acquisition de données (tout ou rien ou analogiques) à travers un port d'extension.

La carte dispose également d'interfaces de communication série asynchrone et synchrone, d'un bus USB 1.1, et d'un bus d'extension au format "PC104".



1.2 Ressources matérielles

La carte processeur EID210 comporte les éléments matériels suivants :

- un micro-contrôleur 68332 cadencé à 16,7 MHz,
- 128 Ko x 8 de flash EPROM
- 128 Ko x 16 de RAM,
- deux réseaux logiques programmable (PLD) permettant:
 - > la mise en forme des différents signaux (EPLD de contrôle),
 - > d'avoir un port 8 bits bidirectionnel,
- un convertisseur analogique numérique 6 voies, avec 12 bits de résolution,
- un convertisseur numérique analogique 8 bits 4 sorties,
- un bus PC104 8 bits,
- une liaison RS232,
- une liaison USB 1.1,
- une liaison série synchrone de type SPI ou I2C.

1.3 Ressources logiciel


Le carte processeur EID210 dispose en EPROM d'un moniteur permettant :

- une communication série de type RS232 vers un ordinateur P.C. à 57600 bauds,
- l'émulation d'un terminal de type VT52,
- le téléchargement de fichier S-RECORD,
- l'exécution de programme en mode normal ou pas à pas,
- la pose de point d'arrêt.

2 INSTALLATION ET MISE EN SERVICE

Pour installer le 68332, il faut :

- >Relier la liaison RS232 à un port RS232 d'un ordinateur de type P.C.
- >Alimenter avec une alimentation 7 à 12 V en AC ou DC,
- >Appuyer sur le bouton ON/OFF pour mettre le système sous tension (la led de présence tension doit s'allumer).




3 DESCRIPTION DES ELEMENTS MATERIELS

3.1 Le micro-contrôleur "Motorola 68332"

3.1.1 Décomposition fonctionnelle


Le microcontrôleur 68332 comprend :

- une ALU 32 bits de type "CPU32",
- un module générant des "chip-selects" (décodage d'adresse paramétrable dynamiquement),
- un module de gestion de communications de type série "QSM" (Queued Serial Module),
- un module de gestion d'entrées sorties temporelles "TPU" (Time Processeur Unit)
- un module d'intégration "SIM" (System Intégration Module)
- un chien de garde et d'un timer,
- une PLL paramétrable, gérant l'horloge du CPU etc...




3.1.2 Le processeur "CPU32"

Schéma fonctionnel:



Les registres internes ainsi que les instructions sont compatibles avec la famille 68000:




3.1.3 La table des vecteurs

N° de vecteur	adresse décimale	Décalage par rapport au VBR	affectation
0	0	000	vecteur reset, état initial pointeur de pile superviseur
1	4	004	vecteur reset, état initial compteur de programme
2	8	008	erreur bus
3	12	00c	erreur adresse
4	16	010	instruction illégale
5	20	014	division par zéro
6	24	018	instruction CHK
7	28	01c	instruction TRAPV
8	32	020	violation de privilège
9	36	024	trace
10	40	028	émulateur line 1010
11	44	02c	émulateur line 1111
12	48	030	non attribué réservé
13	52	034	non attribué réservé
14	56	038	erreur de format (n'existe pas sur un 68000)
15	60	03c	vecteur non initialisé
16 à 23	64 - 92	040 - 05c	non attribués réservés
24	96	060	vecteur interruption parasite
25	100	064	interruption auto-vectorisée niveau 1
26	104	068	interruption auto-vectorisée niveau 2
27	108	06c	interruption auto-vectorisée niveau 3
28	112	070	interruption auto-vectorisée niveau 4
29	116	074	interruption auto-vectorisée niveau 5
30	120	078	interruption auto-vectorisée niveau 6
31	124	07c	interruption auto-vectorisée niveau 7
32	128	080	vecteurs d'instruction TRAP # 1
---	---	---	(16 vecteurs d'instruction TRAP)
47	188	0bc	vecteur d'instruction TRAP # 15
48 à 63	192 - 252	0c0 - 0fc	non attribués réservés
64	256	100	vecteur utilisateur
---	---	---	(192 vecteurs pour l'utilisateur)
255	1020	3fc	vecteur utilisateur

3.1.4 Le module d'intégration système "SIM"

Le module System Integrated Module comprend la gestion:

- du bus externe,
- des lignes de chip-select,
- du chien de garde (Watch Dog),
- du générateur d'interruptions périodiques,
- de la PLL génératrice de la fréquence d'horloge interne.



Les différents éléments du module "SIM" se pilotent grâce à une banque de registres dont la liste est donnée ci-après.

Access	Address	15	8	7	0
S	#####00	SIM CONFIGURATION REGISTER (SIMCR)			
S	#####02	SIM TEST REGISTER (SIMTR)			
S	#####04	SYNTHESIZER CONTROL REGISTER (SYNCR)			
S	#####06	UNUSED		RESET STATUS REGISTER (RSR)	
S	#####08	SYSTEM TEST REGISTER E (SIMTRE)			
S	#####0A	UNUSED		UNUSED	
S	#####0C	UNUSED		UNUSED	
S	#####0E	UNUSED		UNUSED	
S/U	#####10	UNUSED		PORT E DATA (PORTE0)	
S/U	#####12	UNUSED		PORT E DATA (PORTE1)	
S/U	#####14	UNUSED		PORT E DATA DIRECTION (DDRE)	
S	#####16	UNUSED		PORT E PIN ASSIGNMENT (PEPAR)	
S/U	#####18	UNUSED		PORT F DATA (PORTF0)	
S/U	#####1A	UNUSED		PORT F DATA (PORTF1)	
S/U	#####1C	UNUSED		PORT F DATA DIRECTION (DDRF)	
S	#####1E	UNUSED		PORT F PIN ASSIGNMENT (PFPAR)	
S	#####20	UNUSED		SYSTEM PROTECTION CONTROL (SYPCR)	
S	#####22	PERIODIC INTERRUPT CONTROL REGISTER (PICR)			
S	#####24	PERIODIC INTERRUPT TIMING REGISTER (PITR)			
S	#####26	UNUSED		SOFTWARE SERVICE (SWSR)	
S	#####28	UNUSED		UNUSED	
S	#####2A	UNUSED		UNUSED	
S	#####2C	UNUSED		UNUSED	
S	#####2E	UNUSED		UNUSED	
S	#####30	TEST MODULE MASTER SHIFT A (TSTMSRA)			
S	#####32	TEST MODULE MASTER SHIFT B (TSTMSRB)			
S	#####34	TEST MODULE SHIFT COUNT (TSTSC)			
S	#####36	TEST MODULE REPETITION COUNTER (TSTRC)			
S	#####38	TEST MODULE CONTROL (CREG)			
S/U	#####3A	TEST MODULE DISTRIBUTED (DREG)			
S	#####3C	UNUSED		UNUSED	
S	#####3E	UNUSED		UNUSED	
S/U	#####40	UNUSED		PORT C DATA (PORTC)	
S/U	#####42	UNUSED		UNUSED	
S	#####44	CHIP-SELECT PIN ASSIGNMENT REGISTER (CSPAR0)			
S	#####46	CHIP-SELECT PIN ASSIGNMENT REGISTER (CSPAR1)			
S	#####48	CHIP-SELECT BASE ADDRESS REGISTER BOOT (CSBARBT)			
S	#####4A	CHIP-SELECT OPTION REGISTER BOOT (CSORBT)			
S	#####4C	CHIP-SELECT BASE ADDRESS REGISTER 0 (CSBAR0)			
S	#####4E	CHIP-SELECT OPTION REGISTER 0 (CSOR0)			
S	#####50	CHIP-SELECT BASE ADDRESS REGISTER 1 (CSBAR1)			
S	#####52	CHIP-SELECT OPTION REGISTER 1 (CSOR1)			
S	#####54	CHIP-SELECT BASE ADDRESS REGISTER 2 (CSBAR2)			
S	#####56	CHIP-SELECT OPTION REGISTER 2 (CSOR2)			
S	#####58	CHIP-SELECT BASE ADDRESS REGISTER 3 (CSBAR3)			
S	#####5A	CHIP-SELECT OPTION REGISTER 3 (CSOR3)			

Se reporter à la documentation technique du constructeur pour plus de renseignements.


3.1.5 Le module Queued Serial Module (QSM)

Le module Queued Serial Module comprend :

- un port d'entrée sortie tout ou rien
(3 sorties utilisables sur la carte EID210),
- une liaison série asynchrone
(de type RS232),
- une liaison série synchrone de type SPI.

Les différents éléments du module QSM se pilotent grâce à une banque de registres dont la liste est donnée ci-après.

Se reporter à la documentation technique du constructeur pour plus de renseignements.



	15	7	8	0
\$YFFC00	QSMCR			↑
\$YFFC02	QTEST			
\$YFFC04	QILR		QIVR	↓
\$YFFC08	RESERVED			
\$YFFC08	SCCR0			↑
\$YFFC0A	SCCR1			
\$YFFC0C	SCSR			↓
\$YFFC0E	SCDR			
\$YFFC10	RESERVED			↑
\$YFFC12	RESERVED			
\$YFFC14	RESERVED		PORTQS	↓
\$YFFC16	PQSPAR		DDRQS	
\$YFFC18	SPCR0			↑
\$YFFC1A	SPCR1			
\$YFFC1C	SPCR2			↓
\$YFFC1E	SPCR3		SPSR	
\$YFFC20-FF	RESERVED			↑
\$YFFD00-1F	RECEIVE RAM			
\$YFFD20-3F	TRANSMIT RAM			
\$YFFD40-4F	COMMAND RAM			
				↓

SUPERVISOR-ONLY DATA SPACE

ASSIGNABLE DATA SPACE
(SUPERVISOR-ONLY OR UNRESTRICTED)


QUEUE RAM

Y = m111 where m is the modmap bit in the SIM MCR (Y = \$7 or \$F).


3.1.6 Le module Time Processeur Unit (TPU)

Le module Time Process Unit comprend :

16 lignes indépendantes programmables (repérées CH0 ou TPU0 à CH15 ou TPU15),
fonctionnement autonome, sans intervenir au niveau du CPU32,
gestion de priorité.



Chaque ligne TPU est gérée par des bits de contrôle inclus dans des registres de contrôles. Une zone RAM de données lui est également réservée.



Les différents éléments du module TPU se pilotent grâce à une banque de registres dont la liste est donnée ci-après.

Access	Adresse	Nom	15	8	7	0
S	####E00	TPUMCR	TPU module configuration register			
S	####E02	TCR	TPU test configuration register			
S	####E04	DSCR	Development support control register			
S	####E06	DSSR	Development support status register			
S	####E08	TICR	TPU Interrupt configuration register			
S	####E0A	CIER	Channel interrupt enable register			
S	####E0C	CFSR0	Channel function select register 0			
S	####E0E	CFSR1	Channel function select register 1			
S	####E10	CFSR2	Channel function select register 2			
S	####E12	CFSR3	Channel function select register 3			
S/U	####E14	HSQR0	Host sequence register 0			
S/U	####E16	HSQR1	Host sequence register 1			
S/U	####E18	HSRR0	Host service request register 0			
S/U	####E1A	HSRR1	Host service request register 1			
S	####E1C	CPR0	Channel priority register 0			
S	####E1E	CPR1	Channel priority register 1			
S	####E20	CISR	Channel interrupt status register			
S	####E22	LR	Link register			
S	####E24	SGLR	Service grant number register			
S	####E26	DCNR	Decoded channel number register			
S	####E28	TPUMCR2	TPU2 module configuration register 2 (TPU 2 only)			
S	####F00-####F0E		Channel 0 parameter registers			
S	####F10-####F1E		Channel 1 parameter register			
S	####F20-####F2E		Channel 2 parameter register			
S	####F30-####F3E		Channel 3 parameter register			
S	####F40-####F4E		Channel 4 parameter register			
S	####F50-####F5E		Channel 5 parameter register			
S	####F60-####F6E		Channel 6 parameter register			
S	####F70-####F7E		Channel 7 parameter register			
S	####F80-####F8E		Channel 8 parameter register			
S	####F90-####F9E		Channel 9 parameter register			
S	####FA0-####FAE		Channel 10 parameter register			
S	####FB0-####FBE		Channel 11 parameter register			
S	####FC0-####FCE		Channel 12 parameter register			
S	####FD0-####FDE		Channel 13 parameter register			
S	####FE0-####FEE		Channel 14 parameter register			
S	####FF0-####FFE		Channel 15 parameter register			

Se reporter à la documentation technique du constructeur pour plus de renseignements.

Les fonctions possibles avec les lignes TPU (Les codes fonction sont à charger dans les registres destinés à cet effet (CFSR0 à CFSR3).

Nom de la fonction	Code de la fonction	Host service Request code	Host Sequence Code
PPWA	\$F	0=None 1= non utilisé 2=initialisation 3= non utilisé	0 = 24 bit period 1 = 16 bit periode + link 2 = 24 bit pulse width 3 = 16 bit pulse width + link
OC Output Compare	\$E	0 = none 1 = host initialed pulse mode 2 = non utilisé 3=continuous p ulse mode	0 = execute all functions 1 = execute all functions 2 = only update TCRn parameters 3 = only update TCRn parameters
SM Stepper motor	\$D	0 = none 1= none 2= initialization 3 = step request	Non utilise
PSP Position-synchronized pulse generator	\$C	0 = none 1 = immediate update request 2= initializatio 3= force change	0 = pulse width set by angle 1 = pulse width set by time 2 = pulse width set by angle 3= pulse width set by time
PMA/PMM Period measurement with additional missing transition detect	\$B	0 = none 1 = initialization 2 = non utilise 3= non utilise	0 = PMA bank mode 1 = PMA count mode 2 = PMM bank mode 3= PMM count mode
ITC Input Capture/ input transition counter	\$A	0 = none 1 = initialization 2 = non utilise 3= non utilise	0 = no link, single mode 1 = no link, continuous mode 2 = link, single mode 3 = link, continuous mode
PWM Pulse Width Modulation	\$9	0 = none 1 = Immediate update request 2 = initialization 3 = non utilise	Non utilise
DIO Discrete Input/ouput	\$8	0 = None 1 = Force ouput High 2 = force ouput Low 3 = initilization, input spcecified 3 = initialization, periodic input, 3= update pin status parameter	0 = trans mode = record pin on transition 1 = Match mode record pin at MATCH_RATE 2 = Record pin state on HSR11
SPWM Synchronized pulse width modulation	\$7	0 = none 1 = non utilisé 2 = initialization 3 = Immediate update request	0 = mode 0 1 = mode 1 2 =mode 2 3 = non utilise
QDEC Quadrature decode	\$6	0x = no action 10 = read TCR1 11 = Initialize	X0 = primary channel X1 = secondary channel

Function Name	Function Code	Host Service Request Code	Host Sequence Code ^a
PTA Programmable Time Accumulator	\$F	0 = No host service 1 = No effect 2 = No effect 3 = Initialize function	0 = High time accumulate 1 = Low time accumulate 2 = Period accumulate – rising 3 = Period accumulate – falling
Queued Output Match (QOM)	\$E	0 = No Host Service 1 = Initialize, No Pin Change 2 = Initialize, Pin Low 3 = Initialize, Pin High	0 = Single-shot mode 1 = Loop Mode 2 = Continuous Mode 3 = Continuous Mode
TSM Table Stepper Motor	\$D	0 = No Host Service 1 = Initialize, Pin Low 2 = Initialize, Pin High 3 = Move Request (Master Only)	0 = Rotate PIN_SEQUENCE once between steps, local mode acceleration table 1 = Rotate PIN_SEQUENCE once between steps, split mode acceleration table 2 = Rotate PIN_SEQUENCE twice between steps, local mode acceleration table 3 = Rotate PIN_SEQUENCE twice between steps, split mode acceleration table
FQM Frequency Measurement	\$C	0 = No Host Service 1 = Undefined 2 = Initialize 3 = Undefined	0 = Begin with Falling Edge – Single-Shot Mode 1 = Begin with Falling Edge – Continuous Mode 2 = Begin with Rising Edge – Single-Shot Mode 3 = Begin with Rising Edge – Continuous Mode
UART Asynchronous Receiver/Transmitter	\$B	0 = No Host Service 1 = Not used 2 = Receive 3 = Transmit	0 = No Parity 1 = No Parity 2 = Even Parity 3 = Odd Parity
NITC New Input Transition Counter	\$A	0 = No Host Service 1 = Initialize TCR Mode 2 = Initialize Parameter Mode 3 = Not Used	0 = Single Shot, No Links 1 = Continual, No Links 2 = Single Shot, Links 3 = Continual, Links
COMM Multiphase Motor Commutation	\$9	0 = No host service request 1 = Not used 2 = Initialize or force state 3 = Initialize or force immediate state test	0 = Sensorless match update mode 1 = Sensorless match update mode 2 = Sensorless link update mode 3 = Sensored mode
HALLD	\$8	0 = No host service 1 = Not used 2 = Initialize – two channel mode 3 = Initialize – three channel mode	0 = Channel A 1 = Channel B 2 = Channel B 3 = Channel C (3-channel mode only)
MCPWM Multichannel PWM	\$7	0 = No Host Service 1 = Initialize as Slave (Inverted) 2 = Initialize as Slave (Normal) 3 = Initialize as Master	0 = Edge-Aligned Mode 1 = Slave A Type CA Mode 2 = Slave B Type CA Mode 3 = Slave B Type CA Mode
FQD Fast Quadrature Decode	\$6	0 = No Host Service Request 1 = Not Used 2 = Read TCR1 3 = Initialize	0 = Primary Channel – Normal Mode 1 = Secondary Channel – Normal Mode 2 = Primary Channel – Fast Mode 3 = Secondary Channel – Fast Mode

3.2 La flash EPROM

Sur la carte 68332, on dispose d'un support PLCC 32 points, pour la mémoire de type ROM au standard JEDEC permettant l'implantation d'une flash eprom de :

- 128 Ko x 8 de type 29F010,
- 256 Ko x 8 de type 29F020,
- 512 Ko x 8 de type 29F040.

Par défaut, c'est une FLASH EPROM de type 29F010 de 128 Ko x 8.

Signal	Largeur du bus	Type d'accès	Adresse de base	Taille
CSBOOT	8 bits	Lecture	0x00000000	128 Ko

3.3 La mémoire RAM

Sur le module EID 210 000, il y a deux ram de 128 Ko x 8 en boîtier SO32 permettant d'avoir une ram de 128 K x 16.

Signal	Largeur du bus	Type d'accès	Adresse de base	Taille
CS_RAM_L	8 bits	Lecture/écriture	0x0800000	128 Ko
CS_RAM_U	8 bits	Lecture/écriture	0x0800000	128 Ko

Avec :

- CS_RAM_L : ram pour les adresses impaires,
- CS_RAM_U : ram pour les adresses paires.

3.4 L'EPLD de contrôle

L'EPLD utilisé est un MACH 4-128/64 en boîtier PQFP 100 broches de chez LATTICE-SEMICONDUCTEUR.

L'epld gère les fonctions suivant :

- Etat du RESET du microcontrôleur,
- Décodage de l'accès à l'EPLD du port
- Gestion des lignes d'interruptions,

Signal de contrôle	Largeur du bus	Type d'accès	Adresse de base
CS_CTRL	16 bits	Lecture/écriture	0x0900000

3.4.1 L'état RESET

Le tableau suivant décrit la configuration imposée par l'EPLD de contrôle lors du RESET :

Broche	Etat	Description
D0	0	CSBOOT accès en mode 8 bits à la PROM
D1	1	Validation des lignes CS0, CS1 et CS2
D2	1	Validation des lignes CS3, CS4 et CS5
D7	1	Validation des lignes CS10 à CS6
D8	1	Validation des lignes DSACK0 DSACK1 AVEC DS AS SIZ1 et SIZ0
D9	1	Validation des lignes IRQ1 à IRQ7 et MODCLK
D11	1	Test mode non actif
MODCLK	1	Utilisation du VCO interne
BKPT	1	Background mode désactivé

3.4.2 Les registres de l'EPLD de contrôle

Le registre d'état de la carte :

Nom du registre				Adresse				Type d'accès			
REG_ETAT				0x090000				Lecture			

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RESET	CAN	USB	IRQ4	IRQ3	IRQ2	IRQ1	CNTRL	Numéro de version							

Avec :

- RESET : état de la ligne reset,
- CAN : état de convertisseur analogique numérique (test de fin de conversion),
- USB : Ligne d'interruption provenant du driver USB,
- IRQ4à IRQ1 : Ligne d'interruption provenant du bus PC104,
- CNTRL : état de l'entrée contrôle (bouton poussoir contrôle).

Le registre de contrôle

Nom du registre				Adresse				Type d'accès			
REG_CNTRL				0x090002				Lecture/ Ecriture			

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X	X	X	VAL_IRQ_PORT	X	X	XX	VAL_IRQ_CTRL	X	X	X	X	X	X	X	X

Avec :

- **VAL_IRQ_PORT** : validation de la prise en compte de l'interruption provenant du port d'extension
- **VAL_IRQ_CTRL** : validation de la prise en compte de l'interruption provenant de l'entrée contrôle.

Le flag doit être mis à 1 pour faire remonter la ligne d'interruption correspondant, puis le mettre à 0 pour permettre la prise en compte de la prochaine interruption.

Le registre de validation des interruptions

Nom du registre				Adresse				Type d'accès			
VAL_IRQ				0x090004				Lecture/ Ecriture			

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X				USB				IRQ4	IRQ3	IRQ2	IRQ1	CAN	CNTRL	X	

Pour valider une ligne d'interruption, il faut écrire un 1, un 0 inhibe la ligne d'interruption.

Au RESET, toutes les interruptions sont inhibées.

Ligne IRQ	Priorité	source
7	7 (maximale)	USB
6	6	IRQ4
5	5	IRQ3
4	4	IRQ2
3	3	IRQ1
2	2	CAN
1	1 (minimale)	CNTRL

Remarque : les lignes d'interruptions du bus PC104 (IRQ1-IRQ3) sont actives sur un front montant. Le registre d'état donne l'état des lignes irq. Mais les signaux qui vont sur le 68332 sont mis en forme (actif sur un front descendant).


3.4.3 Décodage de l'accès à l'Epld gérant le port C

L'Epld de contrôle donne accès à l'epld gérant le port C pour les adresses 0x0900100 et 0x0900102. Pour plus de détail se reporter au chapitre suivant (l'EPLD gérant le port C).

3.5 L'EPLD gérant le port C

Pour gérer le port « c », il y a un EPLD. Les lignes du port « C » sont accessibles sur le port d'extension.

L'EPLD utilisé est un MACH 4-64/32 en boîtier PLCC 44 broches de chez LATTICE-SEMICONDUCTEUR.



Pour accéder au port « C », il y a deux registres :

a- Le registre d'état du port « C » :

Nom du registre	Adresse	Type d'accès
PORT_C	0x0900100	Lecture/ Ecriture

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0	Non utilisé							

Le bit PCx donne accès à la ligne x du port C.

b- Le registre de direction des lignes du port « C »

Nom du registre	Adresse	Type d'accès
DIR_PORT_C	0x0900102	Lecture/ Ecriture

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D_PC7	D_PC6	D_PC5	D_PC4	D_PC3	D_PC2	D_PC1	D_PC0	Non utilisé							

Avec D_PCx :

- 0 ligne « x » en entrée,
- 1 ligne « x » en sortie.

Le signal donnant accès à l'epld est CS_PORT :

Signal de contrôle	Largeur du bus	Type d'accès	Adresse de base
CS_PORT	8 bits	Lecture/écriture	0x0900100

3.6 Le convertisseur analogique numérique

Le convertisseur analogique numérique utilisé est le MAX196 de chez MAXIM.

Les 6 entrées analogiques sont accessibles à travers le port d'extension de la carte EID210.

C'est un convertisseur analogique numérique 12 bits, ayant 6 entrées configurable en unipolaires ou en bipolaires.

Signal de contrôle	Largeur du bus	Type d'accès	Adresse de base
CS_CAN	16 (12 significatif)	Lecture/écriture	0x0B20000

3.6.1 Registre de contrôle

D7	D6	D5	D4	D3	D2	D1	D0
PD1	PD0	ACQMOD	RNG	BIP	A2	A1	A0

Sélection de l'horloge et du mode veille

PD1	PD0	Description
0	0	Mode normal avec horloge externe
0	1	Mode normal avec horloge interne
1	0	Mise en veille (Vref actif)
1	1	Mise en veille totale (Vref non actif)

Mode d'acquisition

L'acquisition peut être contrôlé soit de manière interne (ACQMOD=0), ou soit de manière externe (ACQMOD=1).

Sélection de la polarité et de la plage d'entrée

BIP	RNG	Plage
0	0	0 à +5 V
0	1	0 à +10 V
1	0	-5 V à +5 V
1	1	-10 V à +10V

Sélection de la voie

A2	A1	A0	voie	Signal
0	0	0	0	EA0
0	0	1	1	EA1
0	1	0	2	EA2
0	1	1	3	EA3
1	0	0	4	EA4
1	0	1	5	EA5

3.6.2 Lancement de la conversion

Pour démarrer la conversion, il suffit d'écrire dans le registre de contrôle du convertisseur analogique numérique.

Si l'utilisateur écrit dans le registre de contrôle avant la fin de conversion, il relance la conversion avec les nouveaux paramètres du registre de contrôle.

Lorsque l'entrée est configurée en bipolaire, le résultat est en complément à deux décalé.

3.6.3 Test de la fin de conversion et lecture du résultat de conversion

Pour tester la fin de conversion, il faut tester l'état de la ligne IRQ_CAN. Pour accéder à cette information il faut lire le bit 14 du registre d'état de l'EPLD de contrôle.

Le registre de contrôle est accessible à l'adresse 0x090000


15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	IRQ_CAN														

Pendant la conversion, le signal IRQ_CAN est à l'état haut. Il passe à l'état bas à la fin de la conversion.

3.7 Le convertisseur numérique analogique

Le convertisseur numérique analogique utilisé est le MAX506 de chez MAXIM.

C'est un convertisseur numérique analogique 8 bits, unipolaire disposant de 4 sorties analogiques. La tension de référence des sorties analogiques provient du convertisseur numérique analogique. Elle est égale à 4,096 V.




Le signal de sélection du convertisseur numérique analogique est CS_CNA :

Signal de contrôle	Largeur du bus	Type d'accès	Adresse de base
CS_CNA	8 bits	Ecriture	0x0B10000

Les adresses des différentes sorties sont:

SA0 -> \$B10000, SA1 -> \$B10001, SA2 -> \$B10002 et SA3 -> B10003

La caractéristique de sortie du convertisseur est donnée ci contre.



La tension de référence $V_{réf}=4,096$ V.

3.8 L'interface PC104 8 bits

Le bus PC104 est la version industriel du bus ISA. Sur la carte 68332, il y a d'implanter un bus PC104 8 bits, permettant de piloter des cartes gérant des ports d'entrées et de sorties.

B	Nom	Description	A	Nom	Description
1	GND	Masse	1		Non connecté
2	B_RST	Reset actif à l'état 1	2	B_D7	Ligne du bus de donnée
3	VCC	Alimentation +5V	3	B_D6	
4		Non connecté	4	B_D5	
5			5	B_D4	
6			6	B_D3	
7	-12 V	Alimentation -12 V	7	B_D2	
8		Non connecté	8	B_D1	
9	+ 12 V	Alimentation + 12 V	9	B_D0	
10		Non connecté	10	B_IOCHRDY	
11			11	B_AEN	Adresse valide sur le bus
12			12		Non connecté
13	B_WE	Signal d'écriture	13		
14	B_OE	Signal de lecture	14		
15		Non connecté	15		
16			16		
17			17		
18			18		
19			19		
20	B_E	Horloge du bus	20		
21		Non connecté	21		Bus d'adresse
22			22	B_A9	
23	B_IRQ3	Ligne d'interruption	23	B_A8	
24	B_IRQ2		23	B_A7	
25	B_IRQ1		25	B_A6	
26		Non connecté	26	B_A5	
27			27	B_A4	
28	BALE		28	B_A3	
29	VCC	Alimentation + 5 V	29	B_A2	
30		Non connecté	30	B_A1	
31	GND	Masse	31	B_A0	

L'interface PC104 est réalisée avec des buffers 74HC245 et 74 HC244.

Signal de contrôle	Largeur du bus	Type d'accès	Adresse de base
CS_BUS	8 bits	Lecture/écriture	

3.9 Le port d'extension

Le module EID 210 000 dispose d'un port d'extension ayant les caractéristiques suivantes :

- 24 Entrées / sorties bidirectionnelles de type TTL (0 –5 V) :
 - o 16 E/S sont issues du TPU du 68332,
 - o 8 E/S proviennent de l'EPLD gérant le port.
- 6 entrées analogiques configurables en unipolaire ou bipolaire,
- 4 sorties analogiques unipolaire 0 –2.5V.


Les 16 entrées/sorties tout ou rien sont protégées en surtensions et inversion de tension par des diodes transils.

Le port d'extension est accessible à travers un connecteur HE10-40 points dont le brochage est le suivant :

Nom	Numéro de broche	Type	Description
VCC	1, 2	Alimentation	Alimentation + 5V
PA0	3	Entrée / sortie Tout ou rien Compatible TTL	Ligne TPU0 du 68332
PA1	4		Ligne TPU1 du 68332
PA2	5		Ligne TPU2 du 68332
PA3	6		Ligne TPU3 du 68332
PA4	7		Ligne TPU4 du 68332
PA5	8		Ligne TPU5 du 68332
PA6	9		Ligne TPU6 du 68332
PA7	10		Ligne TPU7 du 68332
PB0	11		Ligne TPU8 du 68332
PB1	12		Ligne TPU9 du 68332
PB2	13		Ligne TPU10 du 68332
PB3	14		Ligne TPU11 du 68332
PB4	15		Ligne TPU12 du 68332
PB5	16		Ligne TPU13 du 68332
PB6	17		Ligne TPU14 du 68332
PB7	18		Ligne TPU15 du 68332
PC0	19		Ligne du port « C »
PC1	20		
PC2	21		
PC3	22		
PC4	23		
PC5	24		
PC6	25		
PC7	26		
GND	27,40	Référence tension	Masse
IRQ_PORT	28	Entrée d'interruption	Ligne d'interruption du port
EA0	29	Entrée analogique Unipolaire ou bipolaire	Entrée analogique allant vers le convertisseur analogique numérique
EA1	31		
EA2	33		
EA3	35		
EA4	37		
EA5	39		
SA0	32	Sortie analogique unipolaire	Sortie analogique provenant du convertisseur numérique analogique
SA1	34		
SA2	36		
SA3	38		

3.10 L'alimentation

La carte 68332 doit être alimentée par une tension comprise entre 7 et 12 V AC ou DC. Il y a un pont de Graetz, puis un régulateur de tension générant le +5V.



4 CONFIGURATION ET "MAPPING" MEMOIRE

4.1 Configuration du 68332

4.1.1 Configuration générale

SIMCR: Registre de configuration du module

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXOFF	FRZSW	FRZBM	0	SLVEN	0	SHEN	SUPV	MM	0	0	IARB				
0	1	0	0	0	0	0	0	1	1	0	0	1	1	1	1

EXOFF=0 → Horloge interne
FRZSW=1 → chien de garde et timer désactivé
FRZBM=0 → bus moniteur actif
SLVEN=0 → test mode désactivé
SHEN=00 →
SUPV=1 → Registre accessible en mode superviseur
MM=1 → Registre interne de \$FFF000 à \$FFFFFF
IARB=\$F → priorité maximum

Soit en définitive: **SIMCR=\$40CF**

SYNCR Registre de control de l'horloge

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
W	X	Y			EDIV	0	0	SLIMP	SLOCK	RSTEN	STSIM	STEXT			
1	0	011110			0		0	0	0	0	0	0			

W=1, X=0, Y=011110, diviseur de 512, fréquence=16,253 MHz

Soit en définitive: **SYNCR=\$9E00**

4.1.2 Configuration des chip selects

EPROM :

Adresse de base \$0000 0000, taille 128 Ko → **CSBARBT=\$0006**

Mode Asynchrone, Upper Byte,R,DS,2 Wait,SU Space, IPL all, AVEC off : → **CSORBT=\$5CB0**

RAM UPPER

Adresse de base \$00080000, taille 128 Ko → **CSBAR0=\$0084**

Mode Asynchrone, Upper, R/W,DS,0 Wait,SU Space, IPL all, AVEC off → **CSOR0=\$5930**

RAM LOWER

Adresse de base \$00080000, taille 128 Ko → **CSBAR1=\$0084**

Mode Asynchrone, Lower, R/W,DS,0 Wait,SU Space, IPL all, AVEC off → **CSOR1=\$3930**

CTRL

Adresse de base \$000C0000, taille 2 Ko → **CSBAR2=\$00C0**


Mode Asynchrone,Both,R/W,DS,2 Wait, S/U Space, IPL All, AVEC off → **CSOR2=\$7CB0**

4.2 Le mapping mémoire


0x00000000	Flash EPROM	128 Ko x 8
0x0001FFFF	Non utilisé	
0x08000000	Ram	128 Ko x 16
0x081FFFFF	Non utilisé	
0x09000000	EPLD de contrôle	2 Ko x 16
0x0900100	PORT C	
0x0900102		
0x0900800	Non utilisé	
0x0B10000	CNA	2 Ko x 8
0x0B10800	Non utilisé	
0x0B20000	CAN	2 Ko x 16
0x0B20800	Non utilisé	
0x0B30000	Bus PC 104	2 Ko x 8
0x0B30800	Non utilisé	
0xFF0000	Registre interne du 68332	
0xFFFFFFF		

5 LES SCHEMAS


5.1 Le schéma hiérarchique




5.2 Les alimentations et filtrages



5.3 L'interface pour Bus "PC104"




5.4 Les convertisseur Analogique -> Numérique et Numérique -> Analogiques




Title		
Convertisseur N->A et A->N		
Size	Document Number	Rev
A4	68332	1
Date: Wednesday, September 05, 2001		
Sheet 4 of 8		


5.5 Les interfaces pour communications série



5.6 Le micro système



5.7 Les réseaux logiques programmables "EPLD"



5.8 Le port d'extension

